PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-198563

(43)Date of publication of application: 31.07.1998

(51)Int.CI.

G06F 9/38

(21)Application number : 10-031921

(71)Applicant: TEXAS INSTR INC <TI>

(22)Date of filing:

05.01.1998

(72)Inventor: JOHNATHAN H SHELL

GEORGE Z N KAI

(30)Priority

Priority number: 96 34397

Priority date : 30.12.1996


Priority country: US

(54) DYNAMICALLY LOADABLE PATTERN HISTORY CHART IN MICROPROCESSOR

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a method for dynamically predicting the branch instruction of a microprocessor operating under a multitask environment by holding predicted information based on its own branch pattern history.

SOLUTION: A fetching unit 26 is branched with a branch target buffer 56 and plural pattern history charts 53. A selection logic 80 receives a signal indicating the kind of a program including an instruction for each branch instruction, selects one pattern history chart 53, and generates a prediction code according to a branch history field BH in the entry of the branch target buffer 56 corresponding to an instruction address by using the pattern history chart. At the time of task switching, the contents of more than one pattern history charts 53 are stored in a task state segment corresponding to an interrupted task, and an entry from the task state segment of a new task is loaded to the patter history chart 53.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-198563

(43)公開日 平成10年(1998) 7月31日

(51) Int.CL.6 G06F 9/38 識別配号 330

FΙ

G06F 9/38 330B

審査請求 未請求 請求項の数2 書面 (全20頁)


特顏平10-31921	(71)出願人	590000879
		テキサス インスツルメンツ インコーボ
平成10年(1998) 1月5日		レイテッド
		アメリカ合衆国テキサス州ダラス,ノース
034397		セントラルエクスプレスウエイ 13500
1996年12月30日	(72)発明者	ジョナサン エィチ. シエル
米国 (US)		アメリカ合衆国テキサス州プラノ,ロング
		フェロー ドライブ 4300
	(72)発明者	ジョージ ゼット. エヌ. カイ
	ļ	アメリカ合衆国テキサス州プラノ,クラレ
	į	ンドン ドライブ 5720
	(74)代理人	弁理士 浅村 皓 (外3名)
	平成10年(1998) 1月5日 034397 1996年12月30日	平成10年(1998) 1月5日 034397 1996年12月30日 (72)発明者 米国 (US)

(54) 【発明の名称】 マイクロプロセッサ内の動的にロード可能なパターン履歴表

(57) 【要約】

【課題】マルチタスク環境で動作するマイクロプロセッ サの分岐命令を、自身の分岐パターン履歴に基づく予測 情報を保持して動的に予測する方法を提供する。

【解決手段】取出しユニット26は分岐ターゲットバッ ファ56と、複数のパターン履歴表53を有する。選択 論理80は各分岐命令毎に、命令を含むプログラムの種 類を示す信号を受けて1つのパターン履歴表53を選択 し、これを用いて、命令アドレスに対応する、分岐ター ゲットパッファ56のエントリ内の分岐履歴フィールド BHに応じて、予測コードを生成する。タスク切替えの 場合は、1つ以上のパターン履歴表53の内容を、中断 されたタスクに対応するタスク状態セグメント90に記 憶し、新しいタスクのタスク状態セグメントからのエン トリをパターン履歴表53にロードする。



【特許請求の範囲】

【請求項1】多重タスクモードで動作するマイクロプロセッサであって。

第 1 及び第 2 のタスクに従って命令を実行する少なくと も 1 つの実行ユニットと、

前記第1及び第2タスクのそれぞれに関連する部分を含み、また命令を記憶する部分を含む、メモリと、

メモリにアドレスして前記実行ユニットが実行する命令 コードを検索する取出しユニットであって、

前記実行ユニットが実行した分岐命令の一連の結果を記 憶する分岐履歴回路と、

前記分岐履歴回路に結合し、前記分岐履歴回路からの分 岐履歴フィールドに対応する予測情報を与える、パター ン履歴回路と、

取り出す命令のアドレスを選択する、アドレス指定回路と、を備える取出しユニットと、

前記パターン履歴回路と前記メモリに結合し、前記第1 タスクから前記第2タスクへのタスク切替えに応じて前 記予測情報を修正する、回路と、を備える、マイクロプロセッサ。

【請求項2】パイプライン化マルチタスクマイクロプロセッサを操作する方法であって、

パイプライン化マイクロプロセッサの取出し段階で第1 のタスクの分岐命令を検出し、

前記検出ステップに応じて、分岐履歴フィールドの少な くとも一部を検索し、

前記分岐履歴フィールドの前記検索された部分に対応する記憶された予測情報から、分岐予測を生成し、

前記第1タスクから第2のタスクへのタスク切替えに応 じて、前記予測情報を修正する、パイプライン化マルチ タスクマイクロプロセッサを操作する方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明はマイクロプロセッサの分野に関し、より特定すると、パイプライン化マイクロプロセッサにおける分岐予測法に関する。

[0002]

【従来の技術】マイクロプロセッサやその他のプログラマブル論理デバイスの分野では近年多くの改善が行われ、性能が飛躍的に改善された。その一例はパイプライン化アーキテクチャであって、多数のマイクロプロセッサ命令を種々の実行段階で同時に処理するので、前の命令が完了する前に次の命令の処理が始まる。個々の命令を処理するのに取出しから実行まで数マシンサイクルを要するにも関わらず、パイプライン方式を用いると、単一パイプラインマイクロプロセッサ内でマイクロプロセッサが命令を実行する有効速度は、マシンサイクル当たり1命令に近くなる。いわゆるスーパースカラアーキテクチャでは多数のパイプラインが並列に動作するので、理論的な性能レベルは更に高い。

【0003】この技術で知られているように、多くの従来のコンピュータ及びマイクロプロセッサのプログラムでは分岐命令が用いられる。分岐命令はプログラムの流れを変える命令であって、分岐命令の後に実行する次の命令は、必ずしもプログラムの順序における次の命令ではない。分岐命令には、JUMP命令やサブルーチン呼出しやサブルーチン復帰などの無条件分岐命令と、前の論理や算術命令の結果に依存する条件付き分岐命令がある。

【0004】条件付き分岐命令があるとマイクロプロセッサのパイプライン化アーキテクチャは複雑になる。それは、分岐する条件は実行するまで分からず、実行は取出してから数サイクル後になるからである。この状況では、マイクロプロセッサは分岐条件が分かるまで分岐後の命令の取出しを中止し、その結果パイプラインに空虚な段階である「パブル」(即ち、命令処理の穴)を生じるか、またはパイプラインを満たすために命令を推測により(実際には条件を憶測して)取り出して、もし推測が間違ったことが分かると現在の命令のパイプラインを「フラッシュ」するという危険を冒すか、のどちらかである。

【0005】命令を推測により実行してパイプラインを 常に満たすことの利点は、特に長いまたは多数のパイプ ラインアーキテクチャでは、推測による実行の成功率が 所望の性能を得るのに十分である限り、パイプラインの フラッシュによる性能の低下を十分補うことである。し たがって現在の多くのマイクロプロセッサは、条件付き 分岐命令の行動をある程度の正確さで予測できる何らか の分岐予測法を用いている。分岐予測の種類の1つは、 予測が時間や履歴に従って変わらない「静的」予測であ る。簡単な静的予測法は、単に全ての条件付き分岐を 「行う」として予測する。より進んだ静的分岐予測法は 分岐の方向に従って予測する。例えば全ての順方向の条 件付き分岐を「行わない」と予測し、全ての逆方向の分 岐(例えば、DOループ内のLOOP命令)を「行う」 と予測する。もちろん、無条件分岐の場合は必ず静的に 「行う」と予測する。

【0006】動的分岐予測は、過去の分岐の結果を用いて次の分岐の結果を予測する、既に知られている分岐予測法である。よく知られた簡単な動的予測法は、単に最近の1つまたは2つの条件付き分岐の結果を用いて現在の分岐命令の方向を予測する。

【0007】より正確な動的な分岐予測法は、他の命令の分岐結果ではなく自分の分岐履歴を用いて分岐命令の方向を予測する。この方法は最近のマイクロプロセッサでは、一般的に分岐ターゲットパッファを用いて行われている。従来の分岐ターゲットパッファBTBはキャッシュのエントリに似た表で、各エントリは最近出現した分岐命令の識別子(「タグ」)と、予測を行うための分岐履歴に関するコードと、分岐を行うと予測した場合に

取り出す次の命令のターゲットアドレス(その次の順次のアドレスは「行わない」予測で取り出すアドレス)を記憶する。分岐命令を取り出すと、そのアドレスをBTB内のタグと比べて、この命令が前に出現したかどうか判断する。出現した場合は、その命令についてBTB内で示された予測コードに従って次の命令を取り出す。新しく出現した分岐命令については履歴がBTB内にないので、静的に予測する。命令を実行して完了すると、BTBエントリを作り(一般に、分岐を行ったものについてだけ)または修正して(すでにBTBエントリを持つ分岐について)分岐命令の実際の結果を反映し、これを次にその命令が起こったときに用いる。

【0008】最も近くに実行した分岐かまたは同じ命令の分岐履歴に基づいて分岐を予測する種々の実際の予測アルゴリズムが知られている。よく知られた簡単な分岐アルゴリズムは4状態の状態機械モデルに従い、最も近い2つの分岐事象を用いて次の分岐を行うか行わないかを予測する。4状態とは、「強く行う」と、「行う」と、「行わない」と、「強く行わない」である。「強く」の状態は、少なくとも最後の2つの分岐が全て「行う」だけか「行わない」だけの場合(実現したものに従って、一般に、またはその特定の命令について)に対応する。「行う」状態と「行わない」状態(即ち「強く」の状態でない)は最後の2つの分岐の結果が異なる場合に対応し、次の分岐は、予測を逆の方向に変えるか、または予測の方向を保ちしかも「強く」にする。

【OOO9】最近の進んだ分岐予測アルゴリズムは、分岐行動を予測するのに、分岐履歴だけでなく分岐パターン情報を用いる。例えば或る分岐命令は3回通るループで、その分岐履歴は行う・行う・行わない、というパターンを繰り返す。簡単な2ビット即ち4状態の予測法を用いたのでは、その行動が完全に予測可能であってもこの命令の分岐を正しくは予測しない。よく知られた2レベル適応分岐予測はが、Yehとpattの「2レベル適応分岐予測(Two-Level Adaptive Branch Prediction)」、マイクロアーキテクチャに関する第24回国際シンポジウム機事録(Proceedings of the 24th

International Symposium on Microarchitecture) (ACM/IEEE、1991年11月)、51-61ページ、に述べられている。この方法は、分岐履歴と共に分岐パターン情報を用いて分岐命令の結果を予測する。Yehとpattの方法を用いた分岐予測がBTBを用いるマイクロプロセッサアーキテクチャに適用され、英国特許出願番号第2 285 526号、1995年7月12日発行に述べられている。またこれについては、米国特許番号第5,574,871号を参照のこと。

【0010】上記のYeh とpattの論文と英国特 許出願番号第2 285 526号に述べられている方 法では、特有の分岐パターン毎にパターン履歴を保持 し、また更新する。この方法では、パターン履歴は上述 の4状態の状態機械モデルから成り、分岐パターン毎に 最近の2つの分岐事象を用いて、同じ分岐パターンを持 つ次に発生する分岐が「行う」か「行わない」かを予測 する。(その「強く」という属性と共に)。動作を説明 すると、BTB内にエントリを持つ分岐命令を検出する と、その命令の分岐履歴フィールドに含まれる分岐パタ 一ンを用いてパターン履歴表に指標を付け、そこから予 測を取り出す。分岐が決定すると、その特定の命令の分 岐履歴フィールドと前のパターンのパターン履歴(即 ち、予測に用いた分岐パターン)を更新する。この更新 されたパターン履歴を用いて、その関連する分岐パター ンをBTBの分岐履歴フィールド内に持つ次の分岐命令 の結果を予測する。したがって、この方法によるパター ン履歴表は「グローパル」である。その意味は、命令が 何かに関係なく、同じ分岐履歴パターンを持つ任意の分 岐命令について分岐予測を生成する、ということであ る。したがって或る特定の分岐パターンについてのパタ 一ン履歴は、その分岐履歴を持つ任意の分岐命令の分岐 予測の結果に基づいて定義し更新する。このようこの基 本的な2レベル法では、別の命令の分岐結果に基づい て、任意の所定の命令の分岐予測を決定する。

測の別の方法(Alternative Implem entations of Two-Level Ad aptive Branch Predictio n)」、コンピュータアーキテクチャに関する第19回 年次国際シンポジウム議事録(Conference Proceedings of the 19th A nnual International Sympo sium on Computer Architec ture)、(ACM、1992年5月)、124-1 34ページ、に述べられているように、2レベル分岐予 測の別の方法はこの制限に対処する。この論文の図3に 示すように、この別の方法はアドレス特有のパターン履 歴表を作り、BTB内の各エントリは独自のパターン履 歴表を持つ。したがって、分岐命令の分岐予測は、自身 の過去の履歴から生成し修正したパターン履歴に基づい て作り、同様の分岐パターンを持つ他の分岐命令の分岐 結果は用いない。

【0011】YehとPattの「2レベル適応分岐予

[0012]

【発明が解決しようとする課題】アドレス特有のパターン履歴表を用いると同じ分岐パターンを持つ他の分岐命令から得た分岐予測に含まれる干渉はなくなるが、これを実現するコストは非常に大きい。例えば、現在のマイクロプロセッサが持つBTBは4kエントリにもなる。したがってアドレス特有のパターン履歴表に4ビットの分岐履歴の指標を用いると、それぞれが2ビット幅の16エントリを持つ4kのパターン履歴表が必要で、記憶

量は128kビットになる。したがってこの方法を実現するのに必要なチップ面積は非常に大きい。しかも、パターン履歴表の指標に分岐履歴ビットを追加して分岐予測を改善しようとすると、このコストは急速に増える。例えば、分岐履歴に6ビットを用いると512kビットのパターン履歴の記憶が必要になる。それぞれの段階が一層深い多くのパイプラインをマイクロプロセッサが持つに従って、分岐の予測誤りによる損失はますます大きくなり、正確な分岐予測にかかるプレミアムは更に高くなり、アドレス特有のパターン履歴表を実現するコストは一層大きくなる。

【0013】更に別の背景として、種類が異なるマイクロプロセッサプログラムの分岐行動は、種類が同じであれば似ているが、別の種類の間では異なることが分かった。例えば、Calder と Grunwaldの「ライブラリ内の分岐の予測性(The Predictability of Branches in Libraries)」、マイクロアーキテクチャに関する第28回国際シンポジウム議事録(ACM/IEEE、1995年11月)、24-34ページ、に述べられているように、普通使われているUNIXライブラリのサブルーチンは予測可能な分岐行動をとり、クラス即ち種類としては非ライブラリプログラムとは異なる分岐行動をとる。

【0014】更に背景として、分岐履歴とBTBのタグフィールドの一部を用いてグローバルパターン履歴表に指標を付ける方法が知られている。

【〇〇15】また別の背景として、現在のマイクロプロ セッサはマルチタスクオペレーテイングシステムを支援 するようになり、マイクロプロセッサは複数のタスクの 間で動作を順次に切り替えて、あたかも多数のタスクを 並列に実行しているように見える。一般に、例えばよく 知られたx86アーキテクチャで作られたマイクロプロ セッサでは、各タスクを短時間実行し、次にタスク切替 えと呼ぶ事象で中断した後、別のタスクを開始または再 開し、これを短時間実行し、また別のタスクに切り替え るということを続ける。このようなマルチタスク動作を 行うには、各タスクのシステム文脈をタスクの中断のと きに保存し、タスクの再開のときに復元しなければなら ない。一般にはメモリの一部を確保し、これを各タスク のシステム文脈の記憶と呼出しに用いる。×86アーキ テクチャでは、タスク状態セグメント(TSS)と呼ぶ システムセグメントを各タスクに割り当てて、タスク切 替えによる中断のときにその条件を記憶する。

[0016]

【課題を解決するための手段】したがってこの発明の目的は、プログラムの種類に基づくマイクロプロセッサ内の分岐予測を与えることである。

【OO17】この発明の別の目的は、分岐パターン履歴 表をタスク毎に保持して、ある活動的なタスク内の分岐 活動が、中断されたタスクの分岐パターン履歴に影響を 与えないようにする、分岐予測を与えることである。こ の発明のその他の目的や利点は、図面と共にこの明細書 を参照すれば当業者に明らかである。

【0018】この発明は、マルチタスクのマイクロプロセッサに1つ以上の動的に書換え可能なパターン履歴表を与えることにより、マイクロプロセッサで実現することができる。マイクロプロセッサが実行する各タスクは中断されたタスクの条件を記憶する状態セグメントをメモリ内に保持し、タスクを再開するときにその動作の条件を検索する。この発明は、タスク切替えのときに、中断されるタスクのタスク状態セグメント内のパターン履歴表の内容を記憶することにより実現される。タスクを再開するタスク切替えのときに、タスク状態セグメントに記憶した内容でパターン履歴表を書き換える。

[0019]

【発明の実施の形態】図1は、この発明の好ましい実施の形態を実現する例示のスーパースカラ・パイプライン・マイクロプロセッサ10を備える、例示のデータ処プシステム300とマイクロプロセッサ10のアーキテクチャのマイクロプロセッサに用いて、他のマイクロプロセッサで実現することができる。更に、この発明を容易に実現することができる。更に、この発生やシリコン基板、シリコと技術により、またMのS、でMのS、パーポーラ、BiCMOS、その他のデバイスを用いて実現することができる。

【0020】図1に示すように、マイクロプロセッサ1 Oは外部パスBUSにより他のシステムデバイスに接続 する。この例ではパスBUSを単一パスで示している が、PCIローカルパスアーキテクチャを用いる従来の コンピュータで知られているように、外部パスBUSは 異なる速度とプロトコルを持つ多重パスを表してよいこ とは言うまでもない。システム300は、次の従来のサ ブシステムを備える。即ち、通信ポート303(モデム ポート及びモデム、網インターフェースなどを含む)、 グラフィックディスプレイ装置304(ビデオメモリ、 ビデオプロセッサ、グラフィックモニタを含む)、一般 にダイナミック・ランダムアクセスメモリ(DRAM) で実現されまたメモリスタック307を含む主メモリサ ブシステム305、入力デパイス306(キーボード、 位置決め装置、そのインターフェース回路を含む)、デ ィスク装置308(ハードディスクドライブ、フロッピ ディスクドライブ、CD ROMドライブを含む)など である。したがって図1のシステム300は、現在では 普通になっている従来のデスクトップコンピュータやワ ークステーションに対応すると考えてよい。当業者が認めるように、マイクロプロセッサ10の他のシステム構成もこの発明を有効に利用することができる。

【0021】マイクロプロセッサ10はパスインターフェースユニット(BIU)12を備える。BIU12は外部パスBUSに接続し、マイクロプロセッサ10とシステム300内の他の構成要素との間の通信を制御御を行する。BIU12はこの機能を実行するための制御を関する。例えば、動作速度を高めるをひクロック回路を備える。例えば、動作速度を高めるための書込みパッファや、内部マイクロプロセッサの動作の結果とパスBUSのタイミング制約を同期させるタイミング回路などである。またマイクロプロセッサ10は、システムクロックSYSCLKに基づいてククのの例では、クロック発生及び制御回路20はパスクロックBCLKとコアクロックPCLKをシステムクロックSYSCLKから発生させる。

【〇〇22】図1から明らかなように、マイクロプロセ ッサ10は3レベルの内部キャッシュメモリを備える。 最高レベルはレベル2キャッシュ11で、内部パスによ りBIU12に接続する。この例ではレベル2キャッシ ュ11は統一キャッシュで、BIU12を経てパスBU Sから全てのキャッシュ化可能なデータとキャッシュ化 可能な命令を受け、マイクロプロセッサ10が与えるパ ストラフィックの多くはレベル2キャッシュ11により 行われる。またマイクロプロセッサ10はキャッシュ1 1の周りのバストラフィックを制御して、あるバス読取 り及び書込みを「キャッシュ化不可」にすることもでき る。図1に示すように、レベル2キャッシュ11は2個 のレベル1キャッシュ16に接続する。レベル1データ キャッシュ16dはデータ専用であり、レベル1命令キ ャッシュ161は命令専用である。マイクロキャッシュ 18は、この例では完全な二重ポートレベル0データキ ャッシュである。主変換ルックアサイドパッファ(TL B) 19は、レベル2キャッシュ11へのメモリアクセ スと、BIU12を経て主メモリへのメモリアクセスを 制御する。この制御は、メモリ内のアドレス変換用のペ -ジテーブルへのアクセスを整理する。TLB19はペ ージテーブル用のキャッシュでもある。命令マイクロ変 換ルックアサイドパッファ (μTLB) 22とデータマ イクロ変換ルックアサイドパッファ (u T L B) 38 は、レベル1命令キャッシュ161とレベル1データキ ャッシュ16 dにそれぞれアクセスするために、従来の 方法で論理データアドレスを物理アドレスに変換する。 【〇〇23】図1に示すように、マイクロプロセッサ1 〇はスーパースカラ型であり、したがって多数の実行ユ ニットを備える。これらの実行ユニットは、条件付き分 岐や整数や論理操作を処理する2個のALU420及び

422と、浮動小数点ユニット (FPU) 31と、2個

のロード・記憶ユニット400及び401と、マイクロ

シーケンサ48を備える。2個のロード・記憶ユニット40はマイクロキャッシュ18への2個のポートを用いて真の並列アクセスを行い、またレジスタファイル39内のレジスタへのロード及び記憶操作を行う。この技術で知られているように、レジスタファイル39はプログラマが用いる汎用レジスタを備え、またコードセグメントレジスタCSを含む制御レジスタを備える。

【0024】これらの多数の実行ユニットは書戻しの際に、それぞれ7段階の多数のパイプラインにより制御される。パイプラインの段階は次の通り。

F 取出し: この段階は命令アドレスを生成して、命令キャッシュ即ちメモリから命令を読み取る。 PDO 前復号化段階O: この段階は最大3個の取り出されたx86型の命令の長さと開始位置を決定する。 PD1 前復号化段階1: この段階はx86命令パイトを抽出して、復号化のために固定長書式に記録する。 DC 復号化: この段階はx86命令を最小単位動作(AOps)に変換する。

SC スケジュール: この段階は該当する実行ユニット (FPU31を含む) に最大4AOpsを割り当てる。

OP オペランド: この段階はAOpsが示すレジ スタオペランドを検索する。

EX 実行: この段階はAOpsと検索されたオペランドに従って実行ユニットを実行させる。

WB 書戻し: この段階は実行の結果をレジスタまたはメモリに記憶する。

【0025】図1に戻って、マイクロプロセッサ10内の種々の機能ブロックは上に述べたパイプライン段階を実行する。取出しユニット26は命令マイクロ変換ルリクアサイドバッファ(μTLB)22を用いて、後で説明する分岐予測法などにより命令ポインタから命令アレスを生成し、レベル1命令キャッシュ161に与える。更に後で説明するように、レジスタCSからに取出しユニット26での現在の命令のプログラムの種類によりラスを示す信号を受ける。更に後で説明するように、取出しユニット26とロード・記憶ユニット40の片カまたは両方との間にパターン履歴がスPHTBUSがあり、この発明の好ましい実施の形態の取出しユニット26内の1つ以上のパターン履歴表の読取り及び書込みを行うことができる。これについては後で説明する。

【0026】命令キャッシュ161は取出しユニット26への命令データのストリームを作り、取出しユニット26は前復号化0段階28と前復号化1段階32に、所望のシーケンスで命令コードを与える。これらの2段階は別個のパイプライン段階として動作し、また共に動作して最大3個の×86命令を見つけてデコーダ34に与える。前復号化0段階28は3個の可変長×86命令のサイズと位置を決定し、前復号化1段階32は多パイト

命令を固定長書式に記録して復号化を容易にする。この例では、復号化ユニット34は4個の命令デコーダを86元、それぞれは前復号化1段階32から固定長の×86命令を受けて、1ないし3個の最小単位動作(AOps)を作る。AOpsは復号化ユニット34の出力のある。スケジューラ36は復号化ユニット34の出力である。スケジューラ36は復号化ユニット34の出力であるのAOpsを該当する実行ユニットに割り当を経てあるのAOpsを該当する実行ユニットに割り当を経てあるのようンドユニット44はマルチプレクサ45を経りよってジューラ36とマイクロコードROM46から入力とけ、命令の実行に用いるレジスタオペランドを取り出っているのでは、オペランドユニット44はオージスタオペランドを取り出っていまでではである。

【0027】マイクロシーケンサ48とマイクロコードROM46は、ALU42とロード・記憶ユニット40が、一般に1サイクル内に実行する最後のAOpsであるマイクロコードエントリAOpsを実行するのを制御する。この例では、マイクロシーケンサ48はマイクロコードROM46に記憶されているマイクロ命令に応じして、マイクロコード化されたマイクロ命令に応じ制御を行う。マイクロコード化されたマイクロ命令の例は、複雑なまたは余り用いない×86命令や、セグメントすなわち制御レジスタを修正する×86命令や、例外や割込みの処理や、多サイクル命令(例えばREP命令や、全てのレジスタのPUSH及びPOP命令など)などである。

【0028】またマイクロプロセッサ10は回路24を備える。回路24は、JTAG走査試験の動作やいくつかの内蔵自己試験(BIST)機能を制御し、製造が完了したときやリセットなどの他の事象のときに、マイクロプロセッサ10の動作が確実であることを確認する。

【0029】次に図2を参照して、この発明の好ましい 実施の形態の取出しユニット26の構造と動作を説明す る。上に述べたように、取出しユニット26は復号化の ために取り出す次の命令のアドレスを決定する。したが って、取出しユニット26は命令をマイクロプロセッサ 10のパイプラインに読み込むシーケンスを決定し、こ の発明のこの実施の形態では、アドレスの推測的な実 行、特に分岐予測による実行を制御する。

【0030】取出しユニット26の動作は、いくつかの方法の中からマルチプレクサ52が選択して生成した論理取出しアドレスFAに基づいて行う。取出しアドレスFAは、復号のために次の順次のアドレスを取り出すときに、単に取出しユニット26内の取出しポインタ50の内容から生成する。図2に示すように、取出しポインタ50は取出しユニット26内のレジスタであって、その出力はマルチプレクサ52の1入力と増分器51に接続する。増分器51は取出しアドレスの値を進めて次の

論理命令の値にし(スーパースカラ機の場合は、次の論理命令は必ずしも次の順次の命令ではない)、進めた取出しアドレスをマルチプレクサ58の入力に与えて、取出しポインタ50内に記憶して、またこれを次の取出しに用いる。マルチプレクサ58は、次のアクセスで用いる取出しポインタ50の更新された内容のソースを選択する。取出しアドレスFAを生成する第2の方法では、例えば取出しユニット26が予測しなかった行う分岐または予測を誤った分岐の場合に、実行ユニットの1つ(例えばマイクロシーケンサ48)からマルチプレクサ52に与える。この値もマルチプレクサ58の入力に与えて、取出しポインタ50内に記憶する。

【0031】また取出しユニット26は、プログラムシ 一ケンスから次の取出しアドレスFAを生成する回路を 備える。図2に示すように、取出しユニットは復帰アド レススタック55を備える。これはいくつかの位置を持 つ後入れ先出し(LIFO)メモリで、サブルーチン呼 出しとサブルーチン復帰のための復帰アドレスを記憶し て、サブルーチンの推測的な実行に用いる。この発明の この実施の形態では、取出しユニット26は分岐ターゲ ットパッファ(BTB)56を更に備える。これはキャ ッシュと同様なエントリの配置を持ち、分岐命令の現在 の段階を予測するのに用いる過去の分岐の履歴を示すデ 一タと、取出しアドレスFAとして用いる分岐命令のタ ーゲットアドレスを記憶して、パイプラインをできるだ けいつも充てん状態に保つ。この発明のこの実施の形態 では、BTB56は2レベル型であり、多数のパターン 履歴表 (PHT) 53と共に動作して、分岐パターン履 歴に基づく予測コードを記憶する。これは分岐履歴情報 により呼び出す。

【0032】この発明の好ましい実施の形態に関して後で詳細に述べるように、選択論理80は、特定のアドレスの分岐予測を生成するのに用いる適当な1つのパターン履歴表53を、分岐命令を含むプログラムの種類に従って選択する。図2に示すように、選択論理80は、現在の分岐命令を含むプログラムの種類に関する情報にして、パターン履歴表53の中から選択する。この情報は、例えばコードセグメントレジスタCSからの線リントリのグローバルビットからのグローバルビットはGにより、また対応する分岐命令のページテーブルエントリのグローバルビットからのグローバルビット線Gにより、対応は、アプリケーションプログラム、共有ライブラリ、オペレーティングシステム機能)により示される分岐行動の類似性を利用することにより、分岐予測の成功率が高くなる。

【0033】この発明のこの実施の形態では、取出しユニット26は更にPHT読取り/書込み回路83を備える。回路83は、多数のPHT53のそれぞれと、またパスPHTBUSと通信する。後で詳細に説明するように、PHT読取り/書込み回路83はタスク切替えのと

きに、ロード・記憶ユニット40を経てPHT53の選択された1つの内容をメモリとの間で授受する。この発明の好ましい実施の形態では、パターン履歴表はタスク切替えのときに動的に記憶及び書換えが可能なので、特定のタスクの専用のパターン履歴を保持することができる。

【0034】パターン履歴表53内の対応する予測コードに基づいて得られる分岐予測に応じて、BTB56はパスBRTRGを通してマルチプレクサ57にターゲット命令アドレスを与える。復帰アドレススタック55はパスRAを通してマルチプレクサ57に復帰命令アドレスを与える。マルチプレクサ57の出力はマルチプレクサ52の第3入力に接続し、またマルチプレクサ58に接続して取出しカウンタ50を更新する。このようにマルチプレクサ52の3入力は次の取出しアドレスFAの3つのソースを示す。これらは物理アドレスではなく論理アドレスである。

【0035】分岐予測の結果は該当する実行ユニットから線UPDを通して更新論理70に伝えられる。後で説明するように、更新論理70はBTB56内のエントリの分岐履歴を更新し、また実行して評価された分岐予測が成功か失敗かに応じて、パターン履歴表53に記憶されている予測コードを更新する。

【0036】取出しアドレスFAは取出しユニット26 内の種々の機能に送られ、復号化のための次の命令の取 出しを制御する。例えば、取出しユニット26は命令μ TLB22と通信する。命令μTLB22は、論理取出 しアドレスFAと一致する物理アドレスPAが前に変換 された位置を指す場合は、これを戻す。または論理取出 しアドレスFAは、取出しユニット26の外部にある主 変換ユニット(図示せず)により物理アドレスに変換さ れる。どちらにしても、取出しユニット26は命令線ア ドレス I Aをレベル 1 命令キャッシュ 1 6 1 に与えて、 ここから一連の命令コードを検索する。もちろん、レベ ル1命令キャッシュ161でキャッシュミスが起こった 場合は、物理アドレスを統一レベル2キャッシュ11に 与え、またキャッシュミスがこのレベルで起こった場合 は、主メモリに与える。命令線アドレスIAに応じて、 レベル1命令キャッシュ161は一連の命令コードシー ケンスCODEを取出しユニット26内の命令パッファ 及び制御60に与え、最終的に前復号化0段階28に与 える。この場合は各命令線アドレスIAを用いて16パ イトのブロックにアドレスするので、命令バッファ及び 制御60の容量は少なくとも16パイトである。

【0037】また取出しユニット26は、中断命令であると識別された命令を更に取り出さないようにする命令中断チェック回路62などの他の従来の機能も備える。また取出しユニット26は、論理取出しアドレスFAが現在のコードセグメントの境界の外のアドレスを指すかどうか判断する、コードセグメント限界チェック回路6

4を備える。

【OO38】論理取出しアドレスFAはBTB56の入 カに入る。BTB56は、取出しアドレスFAが最近取 り出した分岐命令を指しているか、また推測的な(sp eculative)実行に用いる分岐履歴をBTB5 6内に記憶しているいるか、を判断する。この技術で知 られているように、推測的な実行は、図1のスーパース カラ・マイクロプロセッサ10などのように深くパイプ ライン化されたマイクロプロセッサの性能を髙める重要 な方法である。それは、予測を誤って分岐すると(パイ プラインは機能を停止して条件付き分岐の結果を待 つ)、実行機会が失われるので大きな損失を生じるから である。BTB56はキャッシュに似た構成に配置され たメモリで、例えば512エントリの、4通りのセット アソシエイテイブ・キャッシュパッファである。 もちろ んBTB56は、直接マッピングからフル連想型まで、 任意の方法で構成することができる。次に図3を参照し て、選択論理80及び多数のパターン履歴表53の例と 組み合わせて、BTB56の構造を説明する。

【0039】上に述べたように、この例のBTB56 は、多数のエントリ63を有する4通りのセットアソシ エイテイブ・キャッシュメモリである。簡単のために、 図3では1通りだけを示している。BTB56はセレク タ61を備える。セレクタ61は線FAを通して取出し アドレスを受け、取出しアドレスが指すエントリ63を 選択する。セレクタ61は従来の任意の方法で作り、例 えばデコーダやタグ比較器や簡単なマルチプレクサによ り、取出しアドレスからBTB56内のエントリ63を 選択する。BTB56内の各エントリ63は特定の分岐 命令の論理取出しアドレスFAにより各エントリ63を 識別するのに用いるタグフィールドTAGを持ち、セレ クタ61はこれと入力する論理取出しアドレスFAの一 部とを比較する。この技術で知られているように、タグ フィールドTAGは対応する分岐命令の論理取出しアド レスFAの選択されたビットを直接記憶し、またはこれ らの選択された論理アドレスピットの論理的組合わせに 対応する。一般にタグフィールドTAGは線アドレス と、取出し線内の命令のパイトオフセットを示すオフセ ットを含む。またBTB56内の各エントリ63は、分 岐命令ターゲットアドレスの論理アドレスを含むターゲ ットフィールドTARGETを有する。上述のように、 「行う」と予測された分岐命令と一致する、エントリ6 3のTARGET部内のターゲットアドレスは、BTB 入出力論理69からパスBR TRGを通してマルチプ レクサ57に送られる。分岐が「行わない」である場合 は、マルチプレクサ52は、単に次の順次の論理アドレ ス(即ち、取出しポインタ50の内容)を次の論理取出 しアドレスFAとして選択する。

【OO4O】またこの発明のこの実施の形態の各エントリ63は、タグフィールドTAGに対応する分岐命令の

分岐履歴を記憶するmビットの分岐履歴フィールドBH を含む。分岐履歴フィールドBHに記憶される分岐履歴 は、命令の実行が終わったときに決定される関連する分 岐命令の実際の分岐履歴と、まだ実行が終わっていない 分岐命令の事例の予測結果から成る推測的な分岐履歴を 含む。更に、同時係属出願の米国仮出願番号第60/0 20,844号、1996年6月28日出願(ここに参 照することにより挿入する)に述べられているように、 BTB56内の各エントリ63は分岐履歴フィールドB H内の推測的な分岐履歴ピットの数を示すカウンタも備 え、予測誤りから回復するのに用いる。またBTB56 内の各エントリ63は標識TYPEを含む。これはその 関連する命令の分岐命令の種類(即ち、条件付き分岐、 CALL、JUMP、RETURN)を記述するもの で、分岐を予測するのに用いる。CALL、JUMP、 RETURNなどの無条件分岐は常に「行う」と予測す る。LRUビットや有効ビットやその他の制御ビット (図示せず) などの追加のビットもBTB56の各エン トリ63内に与えられる。

【0041】図2に関して上に述べたように、多数のパターン履歴表(PHT)53を用いて、選択されたBTBのエントリ63の分岐履歴フィールドBHの最新のkピットに基づいて条件付き分岐の行動を予測する。この発明のこの実施の形態では、各PHT53は特定の種類のプログラムに関連し、分岐履歴フィールドBHはPHT53の任意の1つにアクセスすることができる。しかし予測コードは、命令を取り出した種類のプログラムに該当する1つのPHT53だけから選択する。図2ではPHT53とBTB56は物理的に別の回路で実現しているが、もちろん必要に応じてPHT53をBTB56に含めてよい。図3で明らかなように、この例では4個のPHT533から530をBTB56と組み合わせて実現している。

【0042】各PHT53は簡単なルックアップメモリ であって、それぞれはBTB56の選択されたエントリ 63からkビットの分岐履歴を受けるセレクタ67を備 え、これに対応する2k個の予測エントリPRDの中の 1つを選択する。セレクタ67はデコーダまたはマルチ プレクサで実現してこの機能を実行する。図3に示すよ うに、PHT533から530はそれぞれ選択されたエ ントリ63から k ビットの分岐履歴を受け、与えられた kビットの分岐履歴に対応するエントリPRDの内容に 対応する一組の線PRE3からPREOを通してパター ン履歴コードを出す。選択された1つのPHT53に指 標を付ける際に、例えばいくつかのアドレスヒットや制 御情報などの他の情報を、分岐履歴フィールドBHのこ れらのkビットと組み合わせてよい。この発明のこの実 施の形態では、各組のPREは2線を用いて、4状態の 分岐予測モデル(即ち、強く行う、行う、行わない、強 く行わない)の下に、従来の方法で2ビットのパターン

履歴コードを送る。

【0043】この発明のこの実施の形態では、選択論理 80はBTB56に与えられる選択された1つのPHT 53の出力を送る回路を備える。もちろん選択論理80 は多数のPHT53の中の適当な1つに選択的にアドレー スするようにして実現してよい。この例では、PHT5 33乃至530からパターン履歴線PRE3乃至PRE Oをそれぞれマルチプレクサ68の入力に与える。マル チプレクサ68はパターン履歴線PRE3乃至PREO の組の1つを選択して、線TNTを通してBTB入出力 論理69に与え、これから適当な分岐予測を行う。この **発明のこの実施の形態では、マルチプレクサ68は、現** 在の分岐命令に対応するページテーブルエントリPTE ; (後で詳細に説明する) 内のグローバルビットGの状 態に応じて、また線U/S上の信号に従って制御され る。この例では、線U/S上の信号は、マイクロプロセ ッサ10のコードセグメントCSレジスタに含まれる現 在の特権レベル(CPL)の状態に対応する。この例で は、マイクロプロセッサ10は×86アーキテクチャに 従って作る。後の説明から明らかなように、マルチプレ クサ68は分岐予測を行うのに用いる線PRE3乃至P REOの適当な組を、分岐命令を出すプログラムの種類 即ちクラスに従って選択する。これについては以下に説 明する。

【0044】x86アーキテクチャでは、マイクロプロ セッサ10が実行するプログラムはカーネル(最高の特 権)からアプリケーション(最低の特権)まで、異なる 特権レベルに従って分類される。したがって、個々の命 令は、種々の特権レベルに従ってアクセスが保護される メモリ部分に常駐する。これにより、マルチタスク環境 で動作する多数のアプリケーションプログラムはプログ ラムやサブルーチンを共有することができる。×86ア ーキテクチャのメモリページング保護機構では、メモリ のこれらの部分をユーザ及びスーパーパイザレベルと呼 ぶ。ユーザ保護レベル(CPL=3)はアプリケーショ ンプログラムが記憶されているメモリ位置に割り当て、 スーパーバイザ保護レベル(CPL=Oから2)はオペ レーティングシステムや拡張やドライバやカーネルが常 駐するメモリ位置に割り当てる。したがってこの例で は、線U/S上の信号は、コードセグメントCS内のC PLの値に基づいて、現在の分岐命令を含むプログラム の特権レベルを示す。

【0045】もちろん現在の分岐命令が関連するプログラムの種類は、他の方法で、例えば×86アーキテクチャ内のCPLに対応する多数の信号線により、または他のアーキテクチャに従うマイクロプロセッサ内の他の種類の信号により、示してよい。どちらにしても、マルチプレクサ68は現在のプログラムの種類に対応する少なくとも1つの信号に従って制御され、分岐行動は異なる種類のプログラムの分岐命令によって異なってよい。こ

の発明の好ましい実施の形態では、BTB56とパター ン履歴表53は、アプリケーションプログラム内の分岐 命令(ユーザレベルのメモリに常駐している命令)の分 岐行動の類似性や、オペレーティングシステム内の分岐 命令(スーパーパイザレベルのメモリに常駐している命 令) の分岐行動の類似性や、両方のレベルの共有ルーチ ン内の命令の分岐行動の類似性や、これらの異なる種類 のプログラム内の分岐命令間の分岐行動の非類似性など を利用する。これを実現するために、この発明の好まし い実施の形態では、少なくとも1つのPHT53をユー ザレベルの分岐命令に関して用いるように、また少なく とも1つの他のPHT53をスーパーパイザーレベルの 分岐命令に関して用いるように割り当てる。この実施の 形態では、2つのPHT53をユーザレベルの分岐に割 り当て、他の2つのPHTをスーパーパイザレベルの分 岐命令に割り当てる。この発明のこの実施の形態では、 線U/S上の信号をマルチプレクサ68の制御入力の1 つに与えてこの制御を行う。

【0046】上に述べたように、線U/Sの状態と他の制御フラグ及びビットを組み合わせ、これを用いて適当なPHT53を選択してよい。マイクロプロセッサの分野でよく知られているように、また上に述べたように、ページテーブルエントリを用いて論理アドレスから物理アドレスへのアドレス変換を行う。上に述べたようにマイクロプロセッサ10では、TLB19はページテーブルエントリPTEのキャッシュとして動作する。それぞれは、現在のアドレスが写像するページフレームアドレスを含むだけでなく、アドレスが指すメモリのページフレームに関するこの技術で知られているいくつかの制御情報も含む。ペンティアム(R)プロファミリー・デベロッパーズマニュアル(Pro Family Developer's Manual)、第3巻、オペレー

ティングシステム・ライターズガイド(Operating System Writer's Guide)(インテル、1996年)の3ー21ページから3ー26ページ(参照することによりここに挿入する)に述べられているように、PENTIUM PROマイクロセッサのアーキテクチャに従うページテーブルエントリはグローバル(ページ)ビットGを含む。このビットが、セットされているときは、変換ルックアサイドパッファ内のページエントリはタスク切替えのときにクリアされないことを示す。これにより、いくつかのタスクからのアクセスが可能な、メモリの共通ページを割り当てることができる。

【〇〇47】例えば、C++言語で書かれたプログラム用のライブラリルーチンは、多数のC++タスクからアクセスできるようにグローパルメモリページ内に記憶する。Calder と Grunwaldの論文に関する。Calder と Grunwaldの論文に関切て上に述べたように、ライブラリルーチンは他の種類のて上に述べたように、ライブラリルーチンは他の種類のしたがって、適当なPHT53の選択にグローバルルジテーブルエントリにグローパルルジテーブルエントリにが分かったを用いれば、ページテーブルエントリにが発明のこの実施の形態では、ページテーブルエントリアに、タスク切替えのときにそのページエントリがTLB19のようりでは、ときにそのページエントリがTLB19からクリアされるかどうかを示す)は、上に述べたコードセグメントCSから線U/Sで送られて来る信号と共に、マルチプレクサ68の制御入力に入る。

【0048】この発明の好ましい実施の形態の、マルチプレクサ68によるPHT533から530の選択の例を次の真理値表に示す。

【表1】

2-4/2-11-114 User/Supervis	ox	Clobal bit G state	PHT selected LITAN 1: PI	
Supervisor	スーパイナ	0	53 ₀	
Supervisor	スーパーペイザ	1	53 ₁	
User	2-7	0	53 ₂	
User	2-9-	1	533	

【0049】この発明の好ましい実施の形態では、マルチプレクサ68の制御は、線U/S上のユーザ/スーパーバイザ状態と、グローバルビットGの状態に応じて行うが、適当なPHT53を選択するのに他の制御信号または情報をこれらの代わりにまたは追加して用いてよい。例えば、線FA上の取出しアドレスの一部と書込み可能な範囲レジスタの内容とを比較して、取出しアドレスが、範囲レジスタが示す範囲内か範囲外かを決定し、適当なPHT53を選択する際のプログラムの種類の識

別子としてこれを用いてよい。または、ページテーブルエントリPTE内のこれまで割り当てられていない他のビットを用いて、適当なPHT53の選択のプログラム制御を行うことができる。更にまた、セグメント記述子DESC内の1つ以上のビットの状態に従ってこの選択を行ってもよい。セグメント記述子DESCは、x86アーキテクチャのマイクロプロセッサの保護モード動作中にセグメントセレクタが指標付けした、グローバルまたはローカル記述子テーブル内のエントリである。これ

らのビットは、現在まだ定義されていないビットか、またはセグメント記述子の拡張から得られたPHT53の選択コードを与えるビットである。更にまた、上述の制御信号と取出しアドレス自身の選択されたサブセットとを組み合わせて、分岐予測に用いる適当なPHT53から選択することによりここに挿入する。 のには、出願人の仮出願番号第 /号、1996年12月10日出願、「マイクロプロセッサ内で分岐予測に用いる多数のグローバルパターン履歴表(Multiple Global Pattern History Tables for Branch Prediction in a Microprocessor)」(代理人書類番号第TI-23791P)に詳細に述べられており、これを参照することによりここに挿入する。

【0050】図3に戻って、前に述べたように、線TNT上のマルチプレクサ68の出力はBTB入出力論理69に与えられる。線TNT上の予測コードが「予測された行う」分岐を示す場合は、BTB入出力論理69はを示す場合は、BTB入出力論理69は応する有効な分岐ターゲットアドレスを与える。またBTB入出力論理69は命令パッファ及び制御60への線ATRに、現在の命令の対応する分岐予測を出す。更にWNTRに、現在の命令の対応する分岐予測を出す。更にWNにより、新しく出現した分岐命令の該当するタグ、ターゲット、オフセット、種類、履歴情報を受け、選択でよいたより63にこの情報を従来の方法で書き込むエントリ63にこの情報を従来の方法で書き込むに、たい命令の情報を書き込むエントリ63を選択する。

【0051】またBTB56は更新論理70を備える。 更新論理70は、前に予測された分岐命令の結果を示す 実行ユニット(例えば、ALU42)からの信号をパス UPDに受ける。更新論理70は従来の回路で、関連 る分岐の予測が正しかったか誤りだったかに従って、 TB56内のエントリ63の内容を更新する。更に、70 HT53が適応性を持つことを考慮して、更新論理に、70 はPHT53への線PHUを駆動して、従来の下浄速により、実行された分岐命令の予測の結果に従ってのより、 リ、実行された分岐命令の予測の結果に従ってのより、 ドエントリPRDの内容を更新する。しかしたの ドエントリPRDの内容を更新する。しかしたの がましい実施の形態では、更新論理70が生成したの 好ましいで更新する。の中から、終れて 分岐について更新はこの技術で知られており、例えば 前に参照したYehとpattの論文に述べられている。

【0052】この発明の好ましい実施の形態のBTB56と多数のグローバルパターン履歴表53の動作を、図3に関して以下に説明する。もちろん、BTB56は線FAのアドレスで取り出された非分岐命令では動作しな

い。最近出現しなかった(そしてBTB56内に割り当てられた有効なエントリ63をこの時点に持たない)分岐命令については、セレクタ61はエントリ63ので、誤り信号、即ち「失敗」信号を命令パッファ及び制御60への線ATRに返す。この場合は、有効な分岐ターゲットアドレスはマルチプレクサ57へのパスBR TRGに与えられず、マルチプレクサ52は次の論理取出しアドレスFAのために別のソース(一般に取出しポインタ50)を選択する。この分岐命令の実行段階が終わると、BTB56は線NEWNから得た情報を用いて、BTB入出力論理69を経て従来の方法で更新され、有効なエントリ63がこの分岐命令に割り当てられる。

【〇〇53】前に出現した、したがって対応するエント

リ63をBTB56内に持つ(即ち、取出しアドレスF Aの一部がエントリ63のTAGフィールドと一致し、 対応するエントリ63のTYPE部から分かる)無条件 分岐命令では、BTB56は命令パッファ及び制御60 への線ATRに「行う」予測を与え、またマルチプレク サ57へのパスBR TRGにこのエントリ63のTA RGETフィールドからターゲットアドレスを与え、マ ルチプレクサ52はこれを次の命令アドレスのソースと して、従来の方法で用いる。これも無条件分岐命令であ るサブルーチンRETURN命令の場合は、マルチプレ クサ57は復帰アドレススタック55からの線RA上の 適当な復帰アドレスを選択し、マルチプレクサ52に次 の命令アドレスのソースとして、従来の方法で与える。 【0054】BTB56のセレクタ61が、線FAで送 られる現在の取出しアドレスが有効なエントリ63を持 つ条件付き分岐命令に対応すると決定した場合は、BT B56は有効なエントリ63のkビットの分岐履歴フィ 一ルドBHを各PHT533から530に送る。これら のkビットはその分岐命令の最近のk個の予測に対応 し、実際の分岐結果だけを含むこともあり、またはまだ 評価が済んでいない推測的な分岐予測も含むこともあ る。選択されたエントリ63のこれらのkビットの分岐 履歴フィールドBHを、一般に現在の分岐命令の現在の 分岐パターンと呼ぶ。この発明の好ましい実施の形態で は、各PHT533から530内のセレクタ67はこれ らのkビットを復号して、現在の分岐パターンと一致す る予測コードエントリPRDを選択し、選択された予測

【0055】一方、分岐命令を含むメモリの対応する部分に関するページテーブルエントリPTE;内のグローパルピットGの状態と、線U/Sの状態は、マルチプレクサ68を制御して一組の出力線PRE3からPRE0

コードエントリPRDの内容を、関連する出力線PRE

3からPREOによりマルチプレクサ68に送る。各予

測コードエントリPRDは好ましくは2ピットコードを 含み、行う、行わない、強く行う、強く行わない、の4

つの予測状態の中の1つを示す。

を選択し、線TNTを経てBTB56のBTB入出力論 理69に与える。上に述べたように、線TNTは好まし くは、行う、行わない、強く行う、強く行わない、の予 **測状態の1つを示す2ビットコードを送る。次にBTB** 入出力論理69は線TNT上のコードに基づいて予測を 得、この予測(「行う」または「行わない」)を線AT Rで命令パッファ及び制御60に送る。予測が「行う」 の場合は、対応するエントリ63のTARGETフィー ルドをパスBRTRGに与え、マルチプレクサ57と5 2はこれを次の論理取出しアドレスFAとして選択す る。予測が「行わない」の場合は、パスBR TRGに 有効なターゲットアドレスを与えず、マルチプレクサ5 2は取出しポインタ50の増分された出力を次に取り出 す命令のアドレスとして選択する。予測を生成した後 で、かつBTB56がエントリ63の分岐履歴フィール ドBH内に推測的な分岐履歴を記憶している場合は、更 新論理70は現在の命令に対応するエントリ63内の分 岐履歴フィールドBHを更新する。命令に関する識別情 報と、予測の生成に用いるBTB56内のエントリ及び PHT53に関する識別情報と共に、現在の分岐命令に 関する予測情報も、パイプラインにより命令と共に送ら れる。または現在の分岐命令の小さな識別子をパイプラ インと共に送ってよい。この場合はこの識別子は、BT B56と該当するPHT53を更新するのに用いる取出 しユニット26のまたはその近くのローカル記憶内の位 置を指す。

【0056】分岐命令が終わると、該当する実行ユニットは分岐の実際の結果を線UPDを通して更新論理70に送る。更新論理70は終わった命令に対応するBTB56のエントリ63内の分岐履歴フィールドBHに向けて適当な信号を生成して、対応する予測が正しいか正しくないか検査する。更に更新論理70は分岐の実際の結果に従って、線PHUにより、該当するPHT53の中の該当する予測コードエントリPRDを更新する(必然的に線PHUには正しいPHT53と該当するエントリPRDを選択するのに必要な信号が送られる)。

【OO57】図3に示すようにこの発明の好ましい実施の形態では、PHT読取り/書込み回路83の制御のでは、PHT島取り/書込み回路83の制可能である。この発明のこの実施の形態では、PHT読取り/書込み回路83は双方向マルチプレクサ82の片側はパスPHT島では、32ビットパスによりPHT53に接続する。ことの例では、32ビットパスによりPHT53の全内容を1動では、32ビットパスによりサーブレクサ82に接続し、1つのPHT53の全内容を1動中で送ることができる。またはより小さなバス(2ビットパスPREを含む)を用いて、複数の読取りまたは書い、スPREを含む)を用いて、複数の読取りまたは書い、スPREを含む)を用いて、複数の読取りまたは書い、スPREを含む)を用いて、複数の読取りまたは書いたクルにより、選択されたPHT53の内容をイプレクサ82に送ってよい。この場合は、好ましくは

ルチプレクサ82と共に別のレジスタを設けて、選択されたPHT53の全内容をパスPHTBUSのデータ線に乗せる。

【0058】この例では、マルチプレクサ82は32ピ ットパスにより各PHT531からPHT533に接続 する。上に述べたように、PHT530はスーパーパイ ザレベルのプログラムに関連するがグローバルではな い。したがってこの発明のこの実施の形態では、PHT 530は好ましくは書込み可能でない。それは、この性 質のプログラムの分岐パターン履歴に基づく予測コード は、BTB56内に保持するのが好ましいからである。 もちろん別の方法として、図3に点線のバス線で示すよ うに、PHT530をマルチプレクサ82に同様に接続 してよい。各PHT531からPHT533は書込み可 能であって、図3に示すようにマルチプレクサ82に接 続する。PHT532と533は、関連するユーザ特権 レベルを与えられた種々のタスクで動的に書き換えるの に特に適している。更に、PHT531は、関連するグ ローバルスーパーパイザレベルのプログラム(一般にラ イブラリ)が共通の分岐行動を持つという特殊な場合だ け書換えてよい。特に、PHT531の内容を保存した り再ロードしたりするという特殊な場合は、ライブラリ ルーチンの種類がタスクによって変わる場合に対応する (例えば、C++タスクとCOBOLタスクの間で切り

【OO59】PHTアクセス制御回路84はマルチプレ クサ8.2を制御して、バスPHTBUSのデータ線と読 み取りまたは書き込む選択されたPHT53を接続し、 また関連する読取り/書込み線R/Wを経て選択された TPHT53を制御して、読取りまたは書込みを行わせ る。PHT53の選択と、読取りと書込みのどちらを行 うかの選択は、パスPHTBUSの制御線によりPHT アクセス制御回路84に伝えられる。この発明の好まし い実施の形態では、PHTアクセス制御回路84は選択 された読取り/書込み線R/Wに該当する信号を出し、 選択されたPHT53は読取りか書込みかに従って、そ の全内容をマルチプレクサ82に送り、またはマルチプ レクサ82から新しい内容を受ける。またPHTアクセ ス制御回路84はオペランドユニット44に適当なハン ドシェーク信号を送り、パスPHTBU上のデータの送 信を制御する。

【0060】この発明の好ましい実施の形態では、1つ以上のPHT53の内容の読取りと書込みは、好ましくはタスク切替えのときに行う。マルチタスクのマイクロプロセッサの技術で基本的なことであるが、タスク切替えは、現在の活動的なタスクを他のタスクにより中断する事象である。中断されたタスクはタスク切替えのときにその全ての条件を、一般にこの技術でタスク制御構造と呼ぶ(またはタスク制御プロックとかタスク状態プロックとも呼ぶ)メモリの一部に保存する。特定すると、

上述のようにマイクロプロセッサ10を実現する×86 アーキテクチャでは、タスク制御構造は、中断されたタスクの条件を記憶するタスク状態セグメント(TSS)を含む。タスク状態セグメントの特定の位置は変動してよく、一般に主メモリ305内に常駐し、実行中の便ののためにその写しをレベル2キャッシュ11やその他のキャッシュに記憶する。後でタスク切替えを行って前に中断されたタスクを再開するときなどに、そのタスの下SSの内容を検索してマイクロプロセッサの適当な大りでよく知られているように、任意の時点で活動的なタスクは1つだけであるが、このようなマルチタスク動作を行うとマルチ処理のように見える。

【0061】この発明の好ましい実施の形態では、タスク切替えのときに、1つ以上のPHT53の内容をTSSの一部に記憶し、タスクを再び活動的にするタスク切替えのときにそこから検索して、対応するPHT53に再び読み込む。このようにして、この発明の好ましい実施の形態のマイクロプロセッサ10は、分岐パターン履歴に基づく分岐予測情報をタスク毎に保持するので、より正確に分岐予測を行うことができる。

【0062】図4を参照して、マイクロプロセッサ10 が実行する特定のタスクに関連する、この発明の好まし い実施の形態の例示のTSS90のメモリマップを詳細 に説明する。もちろんマイクロプロセッサ10が実行す る各タスクは自身のTSS90をメモリ内に持ち、各T SS90は、図4に示すように、またこの発明の好まし い実施の形態に従って説明するように配列される。TS S90内の各語はTSSペースアドレスから或るオフセ ットにある。この例では、TSS90はメモリの中の3 O語を占め、オフセットはTSS90のペースアドレス から最大29語である。TSS90の内容の多くは、特 に25語以下のオフセットにあるTSS90の内容は、 インテル社製のPENTIUMマイクロプロセッサの機 能性を持つマイクロプロセッサでは従来からあるもので ある。図4に示すように、TSS90は完全なオフセッ ト及びセグメントレジスタの内容と、異なる特権レベル (CPL0からCPL2) のスタックのESPポインタ 及びセグメントSSと、タスクのページディレクトリの ベースアドレスを記憶するCR3レジスタの保存された 内容を含む。またTSS90は、1/〇マップペースエ ントリを含む。これは、保護モードにおいて1/Oアド レス空間の保護に用いる 1/0マップのアドレスであ る。前のTSSに逆に連結するためのエントリはセグメ ント記述子を含む。これは、タスクが互いに入れ子にな っているときに前の中断されたタスクのTSSを参照す るものである。Tピットはテバッグトラップビットで、 これがセットされると、タスク切替えの時にテバッグ例 外になる。TSS90の中のN/Uと示されているフィ ールドは用いない。

【0063】上に述べた従来のTSSエントリの他に、 TSS90はこの発明の好ましい実施の形態の、分岐パ ターン履歴に基づく予測情報の記憶と検索に用いる別の エントリを含む。これらの別のエントリはTSSペース アドレスから26語オフセットから始まる。TSSペー スアドレスから26語オフセットの下位部分は、動的ロ ード制御ビットDLBを有するエントリ92を含む。T SSのエントリ92内のDLBのビット数は書込み可能 なPHT53の数に対応し、DLBの各ピットは1つの PHT53に関連する。PHT531から533だけが 書込み可能(PHT530は書込み不可)である図3の 例では、エントリ92内に3ビットのDLBが与えられ る。後で詳細に説明するように、DLBの各ピットは、 TSS90に関連するタスクにタスク切替えを行うとき にその関連するPHT53に専用のパターン履歴データ をロードするかどうかを示す。一般にDLBのビット は、必要に応じてタスク自身による、またはオペレーテ ィングシステムによる命令制御の下にセットされる。

【0064】またTSS90は、この例でTSS90内の27語から29語オフセットにあるエントリ911から913を含む。これらは書換え可能なPHT533から531にそれぞれ対応する。この例でエントリ91は32ビットのサイズを持ち、それぞれ関連するPHT53の内容を記憶する。その内容は、TSS90に関連するタスクを中断した最近のタスク切替えのときの条件である。上に述べたように、この場合は分岐履歴の4ビットをPHT53に指標付けし、また各PHT53はそれぞれ各2ビットの16エントリを含んでいるので、1つのPHT53の全内容を記憶するには32ビットの記憶で十分である。

【0065】26語オフセットにある語の高位部分のエントリ94は、PHT53の内容を含むTSS90の部分の、ベースアドレスに対応するフィールドを含む。したがって、エントリ91のベースアドレスはTSS90のベースアドレスとエントリ94の内容の和のところである。図4に示す例では、エントリ94の内容は27語オフセットに対応する。または、エントリ91の位置はTSS90の中の別の場所でよい。この場合は、エントリ94の内容は、TSS90のベースアドレスに対するエントリ91の位置を示す。

【0066】次に図5を参照して、この発明の好ましい 実施の形態のタスク切替えルーチンの一部の動作を説明 する。図5の動作は、タスク切替えに必要な適当なシス テムレベルの動作、例えば中断されたタスクに関する T SS内の機械条件の情報の記憶や、新たに活動化するタ スクに必要な TSSからの機械条件の再ロードなど、を 行う一連のプログラム命令内に含まれる。したがって、 図5の動作はマイクロプロセッサ10内の制御及び実行 回路により行われる。これは従来のオペレーティングシ ステムの命令シーケンスで一般的である。以下の説明の 便宜上、中断されたタスクをTSS90;に関連したタスクiと呼び、新たに活動化するタスクをTSS90;に関連したタスク」と呼ぶ。

【0067】図5に示すタスク切替えプロセスの部分は 決定95から始まる。ここで、中断されるタスク1のT SS90i内のピットDLBの状態を調べる。上に述べ たように、TSS90;内のLBDのピットがセットさ れているときは、DLBのセットされたビットで示され るPHT53については、タスクiは活動的なときの分 岐予測に自身の分岐パターン履歴に基づく予測情報を用 いることを示す。したがって、専用の予測情報を他のタ スクにより修正されるのを防ぐために、示されたPHT 53の現在の条件をTSS90;に記憶する。したがっ て、TSS90;内のDLBの任意のピットがセットさ れている(即ち、決定95がYESである)場合は、プ ロセス96を行う。図3を参照すると、プロセス96で PHTアクセス制御84はマルチプレクサ82を制御し て、TSS90;内のDLBのセットされているビット により示されたPHT53を順次にパスPHTBUSに 接続し、また選択されたPHT53に関連するセレクタ 67を制御して、その関連するPHT53の内容を順次 に読み取る。これらの内容を順次にバスPHTBUSに 乗せ、メモリ内の、中断されたタスクiに関連するTS S90;の対応するエントリ91に記憶する(ロード・ 記憶ユニット40の1つにより)。上に述べたように、 この情報を記憶するTSS90;内のアドレスは、TS Sベースアドレスと、エントリ94のPHTエリアベー スの和から決定する。次に流れは決定97に進む。TS S90i内のDLBのどのビットもセットされていない (即ち、決定95がNOである)場合も、流れは決定9 7に進む。

【0068】決定97では、開始(または再開)するタスク」のTSS90」内のDLBのビットの状態を決定する。TSS90」内のDLBのどのビットもセットされていない(決定97がNOである)という条件は、タスク」がPHT53の内容を現在の条件で用いることを示す。したがって、どのPHT53も操作せずに流れはタスク切替えルーチンに進む。TSS90」内のDLBの1つ以上のビットがセットされている(決定97がYESである)場合は、タスク」は自身の分岐パターン履歴に基づく予測情報を持ち、これをその分岐命令の分岐予測に用いる。この場合は、流れはプロセス98に進む。

【0069】プロセス98で、ロード・記憶ユニット40の1つがタスクjのTSS90jの対応するエントリ91の内容をパスPHTBUSに乗せると同時に、PHTアクセス制御回路84は、決定97でDLBのビットがセットされていると決定したPHT53のセレクタ67に書込み信号を順次出す。プロセス98で、PHTアクセス制御回路84とマルチプレクサ82は、決定97

で示されたPHT53のそれぞれについて書込み動作を繰り返す。各繰返しにおいて線R/Wを通して書込み信号をセレクタ67に与えると、選択されたPHT53にTSS90jの対応するエントリ91の内容がロードされ、タスクjを中断したタスク切替えのときに前に記憶した分岐パターン履歴に基づく予測コードを持つ。多タのPHT53をこのようにして書き換えるので、同じケーションコードやライブラリ)の分岐命令は、タスク特の分岐パターン履歴に基づく予測情報に基づいて予測することができる。プロセス98の後、流れは適当なスク切替えルーチンに戻り、従来の方法でタスク切替えプロセスを終わる。

【0070】したがってこの発明の好ましい実施の形態の動作の結果、分岐パターン履歴に基づく予測情報は各タスクの専用の形式で保持され、他のタスク内の命令の分岐行動により予測情報が修正されるのを防ぐ。更にこの発明の好ましい実施の形態では、分岐パターン履歴に基づく予測情報の記憶と検索はタスク切替えのときに自動的に行われるので、プログラマがプログラム制御により行わせる必要はない。このようにこの発明により分岐予測性能が改善される。

【0071】この発明については種々の別の形態が考えられる。例えば、多数のPHTを用いることが好ましいが、この発明は、極端な場合は単一のグローバルPHTを用い、また逆の極端な場合は各BTBエントリ毎に1つのPHTを用いるなど、他のBTB構成で用いることができる。しかし単一のPHTを用いる場合は、タスクの開始のときに分岐パターン履歴に基づく予測情報を与える必要がある。このため、例えば新しいタスクへのタスク切替えのときにPHTの内容を記憶する。しかしそのタスクが分岐を予測するだけの十分な情報を持たない場合はPHTの内容に上書きしない。

【0072】この発明の他の実施の形態も考えられる。例えば、特にタスク状態セグメントを持たないアーキテクチャでは、タスク切替えのときにポインタを書き換えて、PHTと同等のもの、即ち分岐パターン履歴に基づく予測情報、が与えられるメモリ内の位置を指すようにしてよい。この例では、別のタスクはその疑似PHTとは別の位置を持ち、タスク切替えのときに単にポインタを書き換える。この方法は、オペレーティングシステムによる命令制御の下で処理するのが最もよい。

【0073】更に別の方法は、上に述べたように1つ以上のPHTをBTB内に設けて、機械状態レジスタ(MSR)への読取り及び書込みと同様に、プログラム制御の下でロード及び記憶の操作に用いることである。この方法はオペレーティングシステムによる命令制御の下でも同様に実行できる。

【0074】更に、任意の上述の実施の形態及びその代替と組み合わせて、タスク切替えのときに分岐パターン

履歴に基づく予測情報の記憶やロードを選択的に可能にまた不可能にすることができる。例えば、MSRに可能 /不可能ピットを設けて、その状態により予測情報の記 億及びロード動作が可能か不可能かを示す。この可能/ 不可能ピットのセットとリセットはプログラム制御の下 で行う。

【0075】この発明について好ましい実施の形態を参照して説明したが、当業者はこの明細書と図面を参照することにより、この発明の特徴と利点を実現するこれらの実施の形態の修正や代替を考えることができる。このような修正や代替はこの発明の特許請求の範囲内にあるものである。

【0076】以上の説明に関して更に以下の項を開示する。

【0077】(2) 前記メモリは前記第1及び第2タスクにそれぞれ関連する第1及び第2タスク制御構造を備え、前記パターン履歴回路は複数の指標付けされた予測コードエントリを持ち、また前記分岐履歴回路の分岐履歴フィールドに対応する予測コードエントリの1つの内容を出す出力を持ち、また前記修正回路は、パターン履歴回路からの予測コードエントリを前記メモリに送って前記第1タスク制御構造内に記憶し、また前記第1タスクから前記第2タスクへのタスク切替えに応じて、予測コードエントリを第2のタスク制御構造からパターン履歴回路に送る、回路、を備える、第1項記載のマイクロプロセッサ。

【0078】(3) 前記少なくとも1つの実行ユニットは前記メモリとの間でデータのロードと配憶を行うロード・記憶ユニットを備え、また前記通信回路は前記パターン履歴回路と前記ロード・記憶ユニットに結合するパスを備える、第2項記載のマイクロプロセッサ。

(4) 前記分岐履歴回路は、複数のエントリを有し、 各エントリは関連する分岐命令の命令アドレスに対応す るタグフィールドを持ち、またその関連する分岐命令の 一連の前の分岐を記憶する分岐命令フィールドを持つ、 分岐ターゲットバッファ、を備える、第2項記載のマイ クロプロセッサ。

(5) 前記分岐ターゲットバッファ内の複数のエントリは分岐ターゲットアドレスを記憶するターゲットフィールドをそれぞれ有し、また前記アドレス指定回路は、分岐を行う予測に対応する出力を前記選択論理が出すとこれに応じて、前記関連する分岐命令に対応するエントリの分岐ターゲットアドレスに対応するアドレスを選択する、第4項記載のマイクロプロセッサ。

【0079】(6) 前記パターン履歴回路は、前記分岐履歴回路に結合し、それぞれ複数の指標付けされた予測コードエントリを持ち、またそれぞれ前記分岐履歴回路からの分岐履歴フィールドに対応する予測コードエントリの1つの内容を出す出力を持つ、複数のパターン履歴表、を備え、前記実行ユニットは複数のプログラム履歴類に従って命令を実行し、また前記取出しユニットは、プログラム種類標識を受けるように結合し、前記プログラム種類標識に対応する前記複数のパターン履歴表の1つの出力を前記アドレス指定回路に選択的に送る、選択論理、を更に有する、第2項記載のマイクロプロセッサ。

【 O O 8 O 】 (7) 分岐命令のプログラム種類標識は 前記分岐命令を含むプログラムに対応する特権レベル標 識を備える、第 6 項記載のマイクロプロセッサ。

- (8) 前記特権レベル標識は前記分岐命令に対応する 1 ピットのコードセグメントレジスタを備える、第7項 記載のマイクロプロセッサ。
- (9) 分岐命令のプログラム種類標識は、前記分岐命令を含むメモリの一部として少なくとも1ビットのページテーブルエントリを有する、第6項記載のマイクロプロセッサ。

【0081】(10) 前記タスク制御構造はそれぞれ、タスク切替えに応じて前記パターン履歴回路からの予測コードを前記タスク制御構造からロードするかどうかを示す状態を記憶する、動的ロード制御ビットと、前記パターン履歴回路からの予測コードを記憶するメモリ位置、を有する、第2項記載のマイクロプロセッサ。

【0082】(11) 前記パターン履歴回路は、前記分岐履歴回路に結合し、それぞれ複数の指標付けされた予測コードエントリを持ち、またそれぞれ前記分岐履歴フィールドに対応する予測コードエントリの1つの内容を出す出力を持つ、複数のパターン履歴表、を備え、前記実行ユニットは複数のプログラム種類に従って命令を実行し、前記却出しユニットは、プログラム種類標識を受けるように結合し、前配プラム種類標識に対応する前記複数のパターン履歴表、選行の出力を前記アドレス指定回路に選択的に送る、選択の助理、を更に備え、また前記タスク制御構造はそれぞの関連する1つの予測コードを前記タスク制御構造から口

ードするかどうかを示す状態を記憶する、複数の動的ロード制御ビットと、前記複数のパターン履歴表の関連する1つからの予測コードをそれぞれ記憶する、複数のメモリ位置と、を備える、第2項記載のマイクロプロセッサ。

【0083】(12) 前記メモリは、前記マイクロプロセッサの外部にある主メモリと、前記マイクロプロセッサと共にオンチップであるキャッシュメモリと、を備え、前記タスク制御構造は主メモリに記憶され、また前記キャッシュメモリは前記タスク制御構造の写しを含む、第2項記載のマイクロプロセッサ。

(13) パイプライン化マルチタスクのマイクロプロセッサを操作する方法であって、パイプライン化マイクロプロセッサの取出し段階で第1のタスクの分岐命令を検出し、前記検出ステップに応じて、分岐履歴フィールドの少なくとも一部を検索し、前記分岐履歴フィールドの前記検索された部分に対応する記憶された予測情報から、分岐予測を生成し、前記第1タスクから第2のタスクへのタスク切替えに応じて、前記予測情報を修正する、パイプライン化マルチタスクマイクロプロセッサを操作する方法。

【0084】(14) 分岐予測を生成する前記ステップは、前記検出された分岐命令の分岐履歴フィールドの検索された部分に対応する、パターン履歴表内に記憶されている予測情報を検索することを含み、前記修正するステップは、前記パターン履歴表からの予測情報を前記第1タスクに関連するメモリの第1のタスク制御構造部分に記憶し、前記第2タスクに関連するメモリの第2のタスク制御構造部分から予測情報をロードする、第13項記載のパイプライン化マルチタスクマイクロプロセッサを操作する方法。

【0085】(15) タスク切替えを行う前記ステップは、メモリの前記第1タスク制御構造部分内の動的ロードビットを調べる、ことを更に含み、また前記記憶するステップは、メモリの前記第1タスク制御構造部分内の動的ロードビットが予測情報をメモリの前記第1タスク制御構造部分に記憶すべきことを示すと、これにに応じて行う、第14項記載のパイプライン化マルチタスクマイクロプロセッサを操作する方法。

(16) タスク切替えを行う前記ステップは、メモリの前記第2タスク制御構造部分内の動的ロードビットを調べる、ことを更に含み、また前記ロードするステップは、メモリの前記第2タスク制御構造部分内の動的ロードビットが、予測情報がメモリの前記第2タスク制御構造部分にあることを示すと、これに応じて行う、第15項記載のパイプライン化マルチタスクマイクロプロセッサを操作する方法。

【0086】(17) 分岐予測を生成する前記ステップは、複数のパターン履歴表の中の選択された1つから検索された分岐履歴フィールドの部分に対応して行い、

タスク切替えを行う前記ステップは、メモリの前記第1 及び第2タスク制御構造部分内の、それぞれ前記複数のパターン履歴表の1つに関連する複数の動的ロードビットを調べる、ことを更に含み、前記記憶するステップは、メモリの前記第1タスク制御構造部分内の12を要するものについて予測情報をメモリの前記第1を入てい、また前記ロードするステップは、メモリの前記のクロードである。ことを示すと、これに前記ロードするステップは、メモリの前記のクロードである。 2タスク制御構造部分内の1つ以上の動的ロードでいて第2タスク制御構造部分内の1つ以上の動的ロードでのボップは、メモリの前記が、前記複数のパターン履歴表の関連するものについまり、前記複数のパターン履歴表の関連するものについて第2タスク制御構造部分内の1で第14項記載のパインを表示すと、これに応じて行う、第14項記載のパイプライン化マルチタスクマイクロプロセッサを操作する方法。

【0087】(18) 前記分岐命令に対応するプログラムの種類を決定することを更に含み、また分岐予測を生成する前記ステップは、前記決定ステップで決定された前記プログラムの種類に従って選択された、複数のパターン履歴表の1つから検索された前記分岐履歴フィールドの部分に対応して行う、第14項記載のパイプライン化マルチタスクマイクロプロセッサを操作する方法。

(19) 前記決定するステップは、前記検出された分 岐命令を含むプログラムに対応する特権レベル標識の状態を調べる、ことを含む、第18項記載のパイプライン 化マルチタスクマイクロプロセッサを操作する方法。

【0088】(20) 前記特権レベル標識は、前記検出された分岐命令に対応する1ビットのコードセグメントレジスタを備える、第19項記載のパイプライン化マルチタスクマイクロプロセッサを操作する方法。

(21) 前記決定するステップは、前記検出された分 岐命令を含むメモリの一部について少なくとも1ビット のページテーブルエントリの状態を調べる、ことを含 む、第18項記載のパイプライン化マルチタスクマイク ロプロセッサを操作する方法。

【0089】(22) 前記第1及び第2タスクの予測情報はメモリの第1及び第2部分にそれぞれ記憶され、前記生成するステップは、前記分岐履歴フィールドの検索された部分に対応するメモリの前記第1部分から予測情報を検索することを含み、前記修正するステップは、メモリの前記第2部分を指すようポインタを書き直し、前記第2タスク内の分岐命令を検出すると、前記生成するステップはメモリの前記第2部分から予測情報を検索するようにする、ことを含む、第13項記載のパイプライン化マルチタスクマイクロプロセッサを操作する方法。

【0090】(23) マイクロプロセッサとこれを含むシステムであって、分岐命令を含むプログラムの種類に応じて分岐予測を行う。取出しユニット(26)は分岐ターゲットバッファ(56)と、複数のパターン履歴

表 (53) を有する。選択論理(80) は各分岐命令毎 に、命令を含むプログラムの種類を示す信号を受けて1 つのパターン履歴裏(53)を選択し、これを用いて、 命令アドレスに対応する分岐ターゲットバッファ (5) 6) のエントリ内の分岐履歴フィールド(BH)の一部 に応じて予測コードを生成する。パターン履歴表(5 3) を選択するのに用いる信号の例として、命令の特権 レベル (即ち、ユーザレベルかスーパーパイザレベル) の指標(U/S)がある。タスク切替えの場合は、1つ 以上のパターン履歴表 (53)の内容を、中断されたタ スクに対応するタスク状態セグメント(90)に記憶 し、新しいタスクのタスク状態セグメントからのエント リをパターン履歴表(53)にロードする。このように して、マイクロプロセッサをマルチタスク環境で動作さ せるとき、各タスクは自身の分岐パターン履歴に基づく 予測情報を保持する。

【図面の簡単な説明】

【図1】この発明の好ましい実施の形態のマイクロプロセッサとシステムのブロック図。

【図2】この発明の好ましい実施の形態の図1のマイクロプロセッサ内の取出しユニットのブロック図。

【図3】この発明の好ましい実施の形態の図1のマイクロプロセッサ内の分岐ターゲットパッファとパターン履歴表と関連する回路のブロック図。


【図4】この発明の好ましい実施の形態のタスク状態セ グメントの配置を示すメモリマップ。

【図5】この発明の好ましい実施の形態のタスク切替え ルーチンの一部を示す流れ図。


【符号の説明】

- 26 取出しユニット
- 53 パターン履歴表
- 56 分岐ターゲットパッファ
- 80 選択論理
- 90 タスク状態セグメント


【図3】



[図1]




【図2】



【図4】

			- 4
9/,~[PH	T 53,	+29
912-	PHT 53L		+29
91,~	, I17~-2 PHT	53,	r27
	PHT ADEA BASE	N/u 618 -92	+24 (Walls
94 \	I/O AND BACK	A27 N/4 IT	+25 175
7, 1	N/u	TASK LAT SASTAL END	FROMFIS
<u></u>	H/ti	GS SELECTE OUT	+23)/
	N/u	FS GOLLIANS	+22 / (TSS N-2
₹~7°~-2	N/u.	DS SOFTIAL arts	b`5 へ \$4.270+}
	N/L.	55 -50-019	2:1764
1	N/u	CS section out	
·	บ น	. E3 SOLETAL ENT	
	ව	DT	
	€	3T	
		78 <i>P</i>	
	E	30	
	£	384	
	Ð⊁		
	€Z.X		
	EAY.		
		FLAC	
		EIP	
		(PBEa)	
<u>.</u>	s/v	SS FOR CALZ OSS	
		OR CAR OESP	
	שע	SC FOR CPLI .55	
		CPLI Q ESP	
	N/k	ES FOR CPLO 055	
•		CPLO DESP	
	U/E	- BACK LIVE 'T PLOT THE	BASE
		1615 Tia 153 na 连连5	ベース
<i>/</i>		AT IN 135 THE	
Gh '			
40		•	
1			





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.